經(jīng)過近幾年的快速發(fā)展，嵌入式系統(tǒng)（Embedded system）已經(jīng)成為電子信息產(chǎn)業(yè)中最具增長(zhǎng)力的一個(gè)分支。隨著手機(jī)、PDA、GPS、機(jī)頂盒等新興產(chǎn)品的大量應(yīng)用，嵌入式系統(tǒng)的市場(chǎng)正在以每年30%的速度遞增（IDC預(yù)測(cè)），嵌入式系統(tǒng)的設(shè)計(jì)也成為軟硬件工程師越來越關(guān)心的話題。

　　在嵌入式系統(tǒng)的設(shè)計(jì)中，低功耗設(shè)計(jì)（Low-Power Design）是許多設(shè)計(jì)人員必須面對(duì)的問題，其原因在于嵌入式系統(tǒng)被廣泛應(yīng)用于便攜式和移動(dòng)性較強(qiáng)的產(chǎn)品中去，而這些產(chǎn)品不是一直都有充足的電源供應(yīng)，往往是靠電池來供電，所以設(shè)計(jì)人員從每一個(gè)細(xì)節(jié)來考慮降低功率消耗，從而盡可能地延長(zhǎng)電池使用時(shí)間。事實(shí)上，從全局來考慮低功耗設(shè)計(jì)已經(jīng)成為了一個(gè)越來越迫切的問題。

　　那么，我們應(yīng)該從哪些方面來考慮低功耗設(shè)計(jì)呢？筆者認(rèn)為應(yīng)從以下幾方面綜合考慮：

　　處理器的選擇

　　接口驅(qū)動(dòng)電路設(shè)計(jì)

　　動(dòng)態(tài)電源管理

　　電源供給電路的選擇

　　下面我們分別進(jìn)行討論：

　　一、處理器的選擇

　　我們對(duì)一個(gè)嵌入式系統(tǒng)的選型往往是從其CPU和操作系統(tǒng)（OS）開始的，一旦這兩者選定，整個(gè)大的系統(tǒng)框架便選定了。我們?cè)谶x擇一個(gè)CPU的時(shí)候，一般更注意其性能的優(yōu)劣（比如時(shí)鐘頻率等）及所提供的接口和功能的多少，往往忽視其功耗特性。但是因?yàn)镃PU是嵌入式系統(tǒng)功率消耗的主要來源---對(duì)于手持設(shè)備來講，它幾乎占據(jù)了除顯示屏以外的整個(gè)系統(tǒng)功

　　耗的一半以上（視系統(tǒng)具體情況而定），所以選擇合適的CPU對(duì)于最后的系統(tǒng)功耗大小有舉足輕重的影響。

　　一般的情況下，我們是在CPU的性能（Performance）和功耗（Power Consumption）方面進(jìn)行比較和選擇。通常可以采用每執(zhí)行1M次指令所消耗的能量來進(jìn)行衡量，即Watt/MIPS。但是，這僅僅是一個(gè)參考指標(biāo)，實(shí)際上各個(gè)CPU的體系結(jié)構(gòu)相差很大，衡量性能的方式也不盡相同，所以，我們還應(yīng)該進(jìn)一步分析一些細(xì)節(jié)。

　　我們把CPU的功率消耗分為兩大部分：內(nèi)核消耗功率PCORE和外部接口控制器消耗功率PI/O，總的功率等于兩者之和，即P=PCORE+PI/O。對(duì)于PCORE，關(guān)鍵在于其供電電壓和時(shí)鐘頻率的高低；對(duì)于PI/O來講，除了留意各個(gè)專門I/O控制器的功耗外，還必須關(guān)注地址和數(shù)據(jù)總線寬度。下面對(duì)兩者分別進(jìn)行討論：

　　1、CPU供電電壓和時(shí)鐘頻率

　　我們知道，在數(shù)字集成電路設(shè)計(jì)中，CMOS電路的靜態(tài)功耗很低，與其動(dòng)態(tài)功耗相比基本可以忽略不計(jì)，故暫不考慮。其動(dòng)態(tài)功耗計(jì)算公式為：

　　Pd=CTV2f

　　式中，Pd---CMOS芯片的動(dòng)態(tài)功耗

　　CT----CMOS芯片的負(fù)載電容

　　V----CMOS芯片的工作電壓

　　f-----CMOS芯片的工作頻率

　　由上式可知，CMOS電路中的功率消耗是與電路的開關(guān)頻率呈線性關(guān)系，與供電電壓呈二次平方關(guān)系。對(duì)于一顆CPU來講，Vcore電壓越高，時(shí)鐘頻率越快，則功率消耗越大。所以，在能夠滿足功能正常的前提下，盡可能選擇低電壓工作的CPU能夠在總體功耗方面得到較好的效果。對(duì)于已經(jīng)選定的CPU來講，降低供電電壓和工作頻率，也是一條節(jié)省功率的可行之路。

　　2、總線寬度

　　我們還經(jīng)常陷入一個(gè)誤區(qū)，即：CPU外部總線寬度越寬越好。如果我們僅僅從數(shù)據(jù)傳輸速度上來講，也許這個(gè)觀點(diǎn)是對(duì)的，但如果在一個(gè)對(duì)功耗相當(dāng)敏感的設(shè)計(jì)來說，這個(gè)觀點(diǎn)就不一定正確了。

　　同樣引用公式Pd=CTV2f ，對(duì)于每一條線（地址等數(shù)據(jù)線）而言，都會(huì)面臨這樣的功率消耗，顯而易見，當(dāng)總線寬度越寬的時(shí)候，功耗自然越大。每條線路的容性負(fù)載都不太一樣，但一般都在4～12PF之間。我們來看下面一個(gè)例子：一片1Mbit Flash通過8bit和16bit的

　　總線與CPU相連，總線頻率為4MHZ ，總線電壓為3.3V。我們可以得到以下結(jié)果：

　　由上可見，采用16-bit總線和采用8-bit總線會(huì)有3.7mw的功耗差異。

　　當(dāng)然，如果需要大量頻繁地存取數(shù)據(jù)的場(chǎng)合下，用8-bit總線不見得會(huì)經(jīng)濟(jì)，因?yàn)樵黾恿俗x寫周期。

　　另外，從上面的例子我們也可以看到：如果CPU采用內(nèi)置Flash的方式，也可大大地降低系統(tǒng)功率消耗。

　　二、接口驅(qū)動(dòng)電路的低功耗設(shè)計(jì)

　　接口電路的低功耗設(shè)計(jì)，往往是容易被大家所忽略的一個(gè)環(huán)節(jié)，在這個(gè)環(huán)節(jié)里，我們除了考慮選用靜態(tài)電流較低的外圍芯片外，還應(yīng)該考慮以下幾個(gè)因素：

　　上拉電阻/下拉電阻的選取

　　對(duì)懸空腳的處理

　　Buffer的必要性

　　通常我們習(xí)慣隨意地確定一個(gè)上拉電阻值，而沒有經(jīng)過仔細(xì)地計(jì)算。現(xiàn)在我們來簡(jiǎn)單計(jì)算一下，如果在一個(gè)3.3V的系統(tǒng)里用4.7KΩ為上拉電阻，當(dāng)輸出為低的時(shí)候，每只腳上的電流消耗就為0.7mA，如果有10個(gè)這樣的信號(hào)腳時(shí)，就會(huì)有7mA電流消耗在這上面。所以我們應(yīng)該在考慮在能夠正常驅(qū)動(dòng)后級(jí)的情況下（即考慮IC的VIH或VIL），盡可能選取更大的阻值。現(xiàn)在很多應(yīng)用設(shè)計(jì)中的上拉電阻值甚至高達(dá)幾百KΩ。另外，當(dāng)一個(gè)信號(hào)在多數(shù)情況下時(shí)為低的時(shí)候，我們也可以考慮用下拉電阻以節(jié)省功率。

　　CMOS器件的懸空腳也應(yīng)該引起我們的重視。因?yàn)镃MOS懸空的輸入端的輸入阻抗極高，很可能感應(yīng)一些電荷導(dǎo)致器件被高壓擊穿，而且還會(huì)導(dǎo)致輸入端信號(hào)電平隨機(jī)變化，導(dǎo)致CPU在休眠時(shí)不斷地被喚醒，從而無法進(jìn)入休眠狀態(tài)或其他莫名其妙的故障，所以正確的方法是將未使用到的輸入端接到VCC或地。

　　Buffer有很多功能，如電平轉(zhuǎn)換，增加驅(qū)動(dòng)能力，數(shù)據(jù)傳輸?shù)姆较蚩刂频鹊龋绻麅H僅基于驅(qū)動(dòng)能力的考慮增加Buffer的話，我們就應(yīng)該慎重考慮了，因?yàn)檫^驅(qū)動(dòng)會(huì)導(dǎo)致更多的能量被白白浪費(fèi)掉。所以我們應(yīng)該仔細(xì)檢查芯片的最大輸出電流IOH和IOL是否足以驅(qū)動(dòng)下級(jí)IC，如果可以通過選取合適的前后級(jí)芯片來避免Buffer的使用，對(duì)于能量來講是一個(gè)很大的節(jié)約。

　　三、動(dòng)態(tài)電源管理（DPM）

　　所謂動(dòng)態(tài)的電源管理就是在系統(tǒng)運(yùn)行期間通過對(duì)系統(tǒng)的時(shí)鐘或電壓的動(dòng)態(tài)控制來達(dá)到節(jié)省功率的目的，這種動(dòng)態(tài)控制是與系統(tǒng)的運(yùn)行狀態(tài)密切相關(guān)的，這個(gè)工作往往通過軟件來實(shí)現(xiàn)。

　　1、選取不同工作模式

　　如前所述，系統(tǒng)時(shí)鐘對(duì)于功耗大小有非常明顯的影響。所以我們除了著重于滿足性能的需求外，還必須考慮如何動(dòng)態(tài)地設(shè)置時(shí)鐘來達(dá)到功率的最大程度節(jié)約。CPU內(nèi)部的各種頻率都是通過外部晶振頻率經(jīng)由內(nèi)部鎖相環(huán)（PLL）倍頻式后產(chǎn)生的。于是，是否可以通過內(nèi)部寄存器設(shè)置各種工作頻率的高低成為控制功耗的一個(gè)關(guān)鍵因素。現(xiàn)在很多CPU都有多種工作模式，我們可以通過控制CPU進(jìn)入不同的模式來達(dá)到省電的目的。

　　我們以SAMSUNG S3C2410X （32bit ARM 920T內(nèi)核）為例，它提供了四種工作模式：正常模式、空閑模式、休眠模式、關(guān)機(jī)模式，各種模式的功耗如下：

　　由上圖可見，CPU在全速運(yùn)行的時(shí)候比在空閑或者休眠的時(shí)候消耗的功率大得多。省電的原則就是讓正常運(yùn)行模式遠(yuǎn)比空閑、休眠模式少占用時(shí)間。在類似PDA的設(shè)備中，系統(tǒng)在全速運(yùn)行的時(shí)候遠(yuǎn)比空閑的時(shí)候少，所以我們可以通過設(shè)置使CPU盡可能工作在空閑狀態(tài)，然后通過相應(yīng)的中斷喚醒CPU，恢復(fù)到正常工作模式，處理響應(yīng)的事件，然后再進(jìn)入空閑模式。

　　2、關(guān)閉不需要的外設(shè)控制器

　　一般來講，CPU都提供各種各樣的接口控制器，如I2C、I2S、LCD、Flash、Timer、UART、SPI、USB等等，但這些控制器在一個(gè)設(shè)計(jì)里一般不會(huì)全部都用到，所以我們對(duì)于這些不用的控制器往往任其處于各種狀態(tài)而不用花心思去管。但是，當(dāng)你想盡可能節(jié)省功耗的情況下，則必須關(guān)注它們的狀態(tài)，因?yàn)槿绻粚⑵潢P(guān)閉，即使它們沒有處于工作狀態(tài)，但是仍然會(huì)消耗電流。仍以S3C2410X來講：

　　從上表我們可以看到，通過設(shè)置寄存器我們可以有選擇地關(guān)閉不需要的功能模塊，以達(dá)到節(jié)省電的目的，比如在我們的實(shí)際應(yīng)用中，ADC、I2C、I2S和SPI都沒有用到，通過CLKCON寄存器的設(shè)置，我們可以節(jié)省2mA的電流。當(dāng)然，也可以動(dòng)態(tài)關(guān)閉一些仍然需要的外設(shè)控制器來進(jìn)一步節(jié)省能量。如在空閑模式下，CPU 內(nèi)核停止運(yùn)行，我們還可以進(jìn)一步關(guān)閉一些其他的外設(shè)控制器，如USB，SDI，F(xiàn)LASH等，只要保證喚醒CPU的I/O控制器正常工作即可，如通過UART喚醒，則UART控制器不能被關(guān)閉。等到CPU被喚醒后，再將USB、SDI、Flash等控制器再打開。

　　上面兩種方式只是動(dòng)態(tài)電源管理的最為簡(jiǎn)單的實(shí)現(xiàn)。在這兩種方式中，一種是通過改變了系統(tǒng)的時(shí)鐘頻率，另一種是通過控制外設(shè)控制器的開關(guān)來達(dá)到節(jié)約能量的目的。在最近的研究中，已經(jīng)有人把目光投入到了同時(shí)動(dòng)態(tài)改變處理器的電壓和頻率來進(jìn)一步節(jié)省功率，如IBM和MontaVista合作進(jìn)行的嵌入式系統(tǒng)的動(dòng)態(tài)電源管理的研究。這是一個(gè)更為復(fù)雜、也更為系統(tǒng)的工程，它涉及了從硬件到操作系統(tǒng)以及應(yīng)用層的有關(guān)內(nèi)容。

　　四、電源供給電路

　　在數(shù)字電路設(shè)計(jì)中，工程師往往習(xí)慣于采用最簡(jiǎn)單的方式來完成電源的設(shè)計(jì)，但在對(duì)功耗要求嚴(yán)格的情況下，我們就必須對(duì)采用何種電壓變換結(jié)構(gòu)仔細(xì)考慮一番再做決定。

　　通常來講，我們有以下幾種進(jìn)行電壓轉(zhuǎn)換的方式：

　　線性穩(wěn)壓（Linear Regulator）

　　DC to DC

　　LDO（Low Drop-Out）

　　其中LDO本質(zhì)上還是一種線性穩(wěn)壓，主要用于壓差較小的場(chǎng)合。所以我們將其合并為線性穩(wěn)壓來談。

　　對(duì)于線性穩(wěn)壓來說，其特點(diǎn)時(shí)電路結(jié)構(gòu)簡(jiǎn)單，所需元件數(shù)量少，輸入和輸出壓差可以很大，但其致命弱點(diǎn)就是效率低，功耗高。其效率η完全取決于輸出電壓大小。下圖是線性穩(wěn)壓器LM7805的輸出電流大小相對(duì)壓差的曲線圖。

　　由圖中可見，壓差越大，可提供的最大輸出電流越小。假設(shè)采用LM7805，輸入12V，輸出電壓為5V，壓差為7V， 輸出的電流為1A的情況下，我們可以計(jì)算出消費(fèi)在線性穩(wěn)壓器上的功率為P=ΔV*IOUT=7*1=7w，效率僅為η＝5×1/（5*1+7*1）=41.7%，由這個(gè)結(jié)果我們可以看出，有一大半功率消耗在IC本身上。

　　DC to DC電路的特點(diǎn)是效率高，升降壓靈活，但缺點(diǎn)時(shí)電路相對(duì)復(fù)雜，干擾較大。一般常見的由Boost和Buck兩種電路，前者用于升壓，后者用于降壓，示意圖如下：

　　這兩種電路的核心是通過MOS管的開關(guān)來控制電感和電容間的能量轉(zhuǎn)換。調(diào)節(jié)MOS管柵極脈沖信號(hào)的占空比可以控制MOS管的導(dǎo)通和關(guān)閉，從而改變輸出電壓的高低。

　　下圖是一個(gè)從12V轉(zhuǎn)換到5V的DC to DC電路圖，其控制IC采用國(guó)家半導(dǎo)體（NS）的LM2596，實(shí)際是采用Buck電路，其MOSFET和相關(guān)的控制電路位于芯片內(nèi)部，其轉(zhuǎn)換效率圖如下：

　　由轉(zhuǎn)換效率圖可見，當(dāng)輸入為12v，輸出為5v時(shí)，轉(zhuǎn)換效率約為82％，為線性穩(wěn)壓器轉(zhuǎn)換效率的一倍。LM2596的開關(guān)頻率為固定的130KHZ，如果我們提升器件的開關(guān)頻率，如采用NS的LM2676時(shí)（260KHZ開關(guān)頻率），在同樣的應(yīng)用條件下，效率可達(dá)88％以上。

　　從上面的論述中我們可見，在適當(dāng)?shù)那闆r下使用DC-DC的電壓轉(zhuǎn)換線路，可以有效地節(jié)約能量，降低整機(jī)功耗。

　　參考文獻(xiàn)：

　　1、 Dynamic Power Management for Embedded System， Version 1.1 November

　　19， 2002， IBM& MontaVista Software

　　2、 Low Power Design ， Dec 28 2001， Mike Willey & Kris Stafford， www.

　　embedded.com

　　3、 System Level Power-Performance Trade-Offs in Embedded Systems Using

　　Voltage and Frequency Scaling of Off-Chip Buses and Memory， Kiran

　　Puttaswamy， Kyu-Won Choi， Jun Cheol Park等

　　作者：車健